据业内消息，SK海力士正计划在其第七代高带宽内存HBM4E的核心处理单元“逻辑芯片”上，主要采用台积电的3纳米制程。此举意图明显：不仅要为HBM中堆叠的DRAM使用先进工艺，更要在负责计算任务的逻辑芯片上应用尖端技术，从而在性能上夺取优势。据悉，今年量产的SK海力士第六代HBM（即HBM4）在某些性能指标上被评价为落后于三星电子。

20日的行业信息显示，SK海力士计划为HBM4E中堆叠的DRAM“核心芯片”采用10纳米级第六代（1c）DRAM工艺，而逻辑芯片则将应用台积电的3纳米工艺。对比来看，SK海力士今年供应给英伟达的HBM4，使用的是10纳米级第五代（1b）DRAM核心芯片和台积电12纳米工艺的逻辑芯片。而三星电子为其HBM4配备的，则是10纳米级第六代（1c）DRAM工艺的核心芯片和采用4纳米工艺的逻辑芯片。

SK海力士的战略是通过在下一代HBM上应用更精密的制程来大幅提升性能。半导体工艺随世代更迭不断微缩。更精细的工艺能缩小电路线宽，从而缩短电子移动距离以提升速度，并降低工作电压以提高能效。

尽管SK海力士据称因向英伟达供应了最多的HBM4而巩固了其市场领导地位，但有评价指出其在性能方面落后于三星。三星在HBM4中应用了比SK海力士更先进的工艺，声称在性能上领先并实现了业界首次量产。

SK海力士似乎在HBM4E的逻辑芯片上押注3纳米工艺，意图扭转这一局面。如果说HBM4侧重于使用成熟工艺确保稳定性，那么HBM4E的目标则是在性能上实现碾压，以确立技术优势。

预计从HBM4E开始，根据客户规格设计逻辑芯片的“定制HBM”市场将正式兴起，这意味着逻辑芯片可能应用多种代工厂工艺。然而，SK海力士据传正力推以3纳米工艺为主流方案。其计划是向英伟达等大客户供应性能最强的产品。HBM4E将应用于英伟达下一代AI芯片“Vera Rubin”的顶级版本“Vera Rubin Ultra”。

一位半导体业内人士表示：“对于定制HBM4E，逻辑芯片按客户要求制造，因此3纳米、12纳米等多种工艺都在考虑之中。不过，预计市场上供应量最大的HBM4E逻辑芯片，将主要采用3纳米工艺。”

与此同时，AMD和谷歌也已宣布将在其下一代AI芯片中采用HBM4E，这使得竞争进一步加剧。另一位行业观察人士指出：“三星在英伟达年度最大开发者大会GTC 2026上公开HBM4E，展现了抢占下一代市场的决心。而SK海力士的战略看来是要在下一代HBM的性能上也占据主导地位。”